RapidIO技术的主要特点：

  灵活的系统结构，允许点对点传输；

  带错误检测的鲁棒传输；

  可扩展的频率和接口宽度；

  非软件密集型操作；

  低开销的高带宽互联；

  低引脚数、低功耗、低延迟；

  支持1x/2x/4x操作；

  单个1x支持1.25Gbps，2.5Gbps，3.125Gbps，5.0Gbps，6.25Gbps的传输速率。

RapidIO协议主要由逻辑层（Logic Layer）、传输层(Transport Layer)和物理层(Physical Layer)构成。逻辑层定义接口的协议和数据包格式；传输层定义了包交换、路由和寻址机制，物理层定义了电气特性、链路控制和纠错重传等。

端口概述

逻辑层包含三种接口：用户接口（User Interface）、传输接口（Transport Interface）、配置结构接口（Configuration Fabric Interface）。

其中用户接口是数据包处理和释放的位置，接口数量和传输类型可在生成核时设置。用户接口由一些IO端口和其他一些可操作的端口组成。

I/O端口可配置成condensed I/O和Initiator/Target端口两种模式，其端口信号取决于生成核时的选择。

I/O端口是基于AXI4-Stream信道的，有以下两种数据包格式：

(1)HELLO

(2)SRIO Stream

Condensed I/O端口共使用两个AXI4-Stream通道，降低了发送和接收数据包的通道。其中1个AXI4-Stream传输所有与iotx相关的信号，1个AXI4-Stream传输所有与iorx相关的信号。其信号列表见手册表2-4。

在使用Initiator/Target模式是需要4个AXI4-Stream通道。Initiator Request / Initiator Response / Target Request / Target Response。

本端产生的请求 => Initiator Request

接收远端的相应 => Initiator Response

源于远端的请求 => Target Request

本端产生的相应 => Target Response

信号列表见手册表2-5。

传输层接口包含发送端口和接收端口两部分，这些端口与buffer层或物理层连接。

Buffer Design端口，BUF用于缓存发送和接收数据包，对于保证数据传递和数据流控制是必不可少的。为平衡系统性能和资源需求，Xilinx提供了一种可配置buffer的方案，在生成IP核时buffer空间可配置为8,16,32packets。

发送buffer用于从link interface 到PHY 的顺序传输和包流向控制。

接收buffer可作是一个将数据存储、发送到LOG路径上的FIFO。

控制和状态端口Constrol and Status Interface，Link_initialized : 指示链路已完成初始化，发送了至少15个状态控制符号，接收到8个无错误控制符号。高有效。Port_initialized：指示端口已完成初始化。高有效。

目前SRIO主要用于FPGA与DSP之间的互联通信，两端IP core设置参数要统一进行。

目前上海东琉信息科技有限公司已经推出了自主可控的SRIO总线分析仪，功能强大，集管理、配置、测试功能于一体，欢迎咨询了解。